Логическое или схема транзистор

Логическое или схема транзистор
Логическое или схема транзистор
Логическое или схема транзистор
Логическое или схема транзистор

Логические элементы, включая вентили, счетчики и запоминающие устройства, изготавливаются в виде интегральных модулей, или инте­гральных схем (ИС). Эти ИС разбивают на классы, называемые семей­ствами, по числу полупроводниковых приборов, содержащихся в одной ИС. В настоящее время существуют следующие семейства.

1.

ИС низкой степени интеграции

до 10 приборов.

2.

ИС средней степени интеграции

10-100 приборов.

3.

ИС большой степени интеграции, или большие ИС (БИС)

100-1000 приборов.

4.

ИС сверхбольшой степени интеграции, или сверхбольшие ИС (СБИС)

1000-10000 приборов.

5.

Ультрабольшие ИС (УБИС)

10000-100000 приборов.

Степень интеграции определяет сложность интегральной схемы. Ка­ждое следующее по сложности семейство характеризуется десятикрат­ным увеличением числа элементов по сравнению с предыдущим. К ИС низкой и средней степени интеграции относятся дискретные логические элементы, такие, как вентили, счетчики и регистры. БИС иСБИС используются в качестве запоминающих устройств, микропроцессоров и за­конченных систем, таких, как микрокомпьютеры.

Логические состояния

Логический элемент имеет два различных состояния: состояние логи­ческого 0, представляемое низким уровнем напряжения, обычно 0 В; и состояние логической 1. представляемое высоким уровнем напряжения (положительной полярности в случае положительной логики и отрица­тельной полярности в случае отрицательной логики). Уровень напряже­ния, который представляет логическую 1. зависит от используемого ти­па ИС. Для ИС, изготавливаемых по биполярной технологии, например для ПС ТТ, I (ИС на основе транзисторно-транзисторной логики), логи­ческой 1 соответствует напряжение 5 В, в то время как для ИС КМОП (ИС на комплементарных, или дополняющих, МОП-транзисторах) логи­ческая 1 может быть представлена напряжением в диапазоне от 3 до 15 В и выше. ИС ТТЛ имеют преимущество в быстродействии, а ИС КМОП позволяют реализовать более высокую степень интеграции компонентов

(т. е. позволяют разместить большее число логических элементов в одном интегральном модуле) и не требуют использования стабилизированных источников питания.

 

Транзисторно-транзисторные логические элементы (ТТЛ)

ТТЛ-элементы применяются в интегральных схемах и обеспечивают вы­сокую скорость переключения. На рис. 34.1 показана упрощенная схема логического элемента И-НЕ с многоэмиттерным транзистором T1 на вхо­де. Когда на обоих входах присутствует логический 0, транзистор T1 насыщен и напряжение на его коллекторе близко к 0 В. Следователь­но, транзистор T2 находится в состоянии отсечки, и на выходе мыимеем логическую 1. Когда на оба входа подается логическая 1, транзистор T1 закрывается и переключает транзистор T2 в состояние насыщения. В этом случае на выходе элемента мы имеем логический 0.

Логический элемент И-НЕ

Рис. 34.1. Логический элемент И-НЕ (ТТЛ-типа). 

Логические элементы на полевых транзисторах

Логические схемы в настоящее время изготавливаются только в виде ин­тегральных схем. Огромное количество логических элементов можно раз­местить на мельчайшем кристалле (чипе) кремния размером 1х2 мм. В силу своей простоты полевые транзисторы применяются чаще, чем бипо­лярные транзисторы. Наиболее широко распространены логические эле­менты на основе так называемых КМОП-ячеек (здесь они не рассматри­ваются). На рис. 34.2 приведена схема логического элемента ИЛИ-НЕ на МОП-транзисторах, который работает на основе отрицательной логи­ки. В этой схеме T1 и T2 — полевые МОП-транзисторы с каналом p-типа (работающие в режиме обогащения). Когда на обоих входах присутствует Уровень логического 0, транзисторы T1 и T2 находятся в состоянии отсеч­ки и на выходе мы имеем логическую 1 (-VDD= -20 В). Когда на один или на оба входа подается логическая 1 (например, -20 В), открываются один или оба транзистора и на выходе мы получаем логический 0.

Логический элемент на И-НЕ

Рис. 34.2.   Логический элемент                         Рис. 34.3.   Логический элемент на И-НЕ 

ИЛИ-НЕ на МОП-транзисторах.                                             МОП-транзисторах.        

 

На рис. 34.3 показана схема логического элемента И-НЕ на основе полевых МОП-транзисторов с каналом п-типа. Поскольку используется источник питания положительной полярности, данный логический эле­мент работает на основе положительной логики. Транзистор T3 постоян­но смещен в активную рабочую область напряжением VDD, подаваемым на затвор, и выполняет функцию активной нагрузки логического эле­мента. Когда на одном или на обоих входах присутствует логический 0, один или оба транзистора находятся в состоянии отсечки, выдавая ло­гическую 1 на выходе. Ток через транзисторы будет протекать только в том случае, когда на оба входа будет подана логическая 1, и только в этом случае мы получим на выходе логический 0.

Булевы выражения

Функции, реализуемые отдельным логическим элементом или комбина­цией логических элементов, могут быть выражены логическими форму­лами, называемыми булевыми выражениями. В булевой алгебре исполь­зуются следующие обозначения логических функций (см. табл. 34.1):

• Функция И обозначается символом точки (·). Двухвходовый (входы А и В) логический элемент И вырабатывает на выходе сигнал, предста­вляемый булевым выражением А · В.

• Функция ИЛИ обозначается символом (+). Двухвходовый логический элемент ИЛИ вырабатывает на выходе сигнал, представляемый буле­вым выражением А + В.

Таблица 34.1. Булевы выражения

Функция

Обозначение в булевой алгебре

И

А·В

или

А+В

 

НЕ

 

И-НЕ

 

ИЛИ-НЕ

 

Исключающее ИЛИ

 

Исключающее ИЛИ-НЕ

 

• Логическая функция НЕ обозначается символом черты над обозначе­нием входного сигнала. Логическая схема НЕ с одним входом А вы­рабатывает на выходе сигнал, представляемый булевым выражением  (читается «НЕ А»).

Через эти простые функции можно выразить более сложные:

 • Функция Н-НЕ записывается как .

Функция ИЛИ-НЕ записывается как .

• Функция Исключающее ИЛИ записывается как . Ее можно также записать, используя специальное обозначение, .

• Функция Исключающее ИЛИ-НЕ записывается как . Ее можно также записать, используя специальное обозначение, .

Комбинаторная логика

Рассмотрим логическую схему на рис. 34.4. Логическую функцию, вы­полняемую этой схемой, можно описать с помощью следующих булевых выражений.

Выходной сигнал логического элемента ИЛИ (i): A + В

Выходной сигнал логического элемента И-ИЕ (ii):  

Выходной сигнал логического элемента ИЛИ (iii): (А + В) +

r34.4

Рис. 34.4.

Пример 1

Обратимся к рис. 34.5.

а) Найдите булево выражение для логической функции изображенной ком­бинации логических элементов.

б) Составьте таблицу истинности, показывающую логические состояния во всех точках схемы, и докажите, что эту схему можно свести к одному логическому элементу.

Решение

а) Булево выражение для точки С = .

    Булево выражение для точки D= .

    Булево выражение для точки F = ·.

б) Таблица истинности

Входы

Точки

Выход

А

 

В

 

С

 

D

 

F

 

0

0

1

1

1

0

1

1

0

0

1

0

0

1

0

1

1

0

0

0

Как видно из таблицы истинности, приведенная комбинация логических эле­ментов эквивалентна логическому элементу ИЛИ-НЕ.

 

Пример 2                                         

Обратимся к рис. 34.6.                                                     

а) Найдите булево выражение для логической функции изображенной комбинации логических элементов.                                    

б) Составьте таблицу истинности, показывающую логические состояния во всех точках схемы, и докажите, что эту схему можно свести к одному  логическому элементу.  

                                          

                          

r34.5                                            r34.6

 


 


Решение

а) Булево выражение для точки С = .

    Булево выражение для точки D = .

    Булево выражение для точки F =  +.

6) Таблица истинности

Входы

Точки

Выход

А

 

В

 

С

 

D

 

F

 

0

0

1

1

1

0

1

1

0

1

1

0

0

1

1

1

1

0

0

0

Как видно из таблицы истинности, приведенная комбинация логических эле­ментов эквивалентна логическому элементу И-НЕ.

Счетчики

Функцию счета в двоичном счетчике выполняет бистабильный мульти­вибратор, или делитель на 2, чаще называемый триггером. Цепочка из нескольких таких триггеров образует счетчик. На рис. 34.7 показан двоичный счетчик, состоящий из трех триггеров. Каждый триггер делит частоту поступающих импульсов на 2. Таким образом, два последовательных триггера обеспечивают деление на 4 (2 · 2), а три триггера – на 8 (2 · 2 · 2). Другими словами, на каждые восемь входных импульсов на выходе А появятся четыре импульса, на выходе В — два импульса и на выходе С — один импульс (рис. 34.7).

Как уже говорилось в гл. 32, бистабильный мультивибратор изменя­ет свое состояние только во время действия одного из фронтов входного импульса. Уровень входного импульса изменяется от 0 к 1 и обратно к 0, и так для каждого приходящего импульса. Обычно предполагается, что состояние триггера изменяется при приходе отрицательного фронта импульса (т. е. при переходе от 1 к 0).

Сигнал на выходе QА  триггера А соответствует 20, или столбцу «еди­ниц» в табл. 34.2, сигнал на выходе QB— 21, или столбцу «двоек», и наконец, сигнал на выходе QC — 22, или столбцу «четверок». После по­ступления 6 импульсов на вход счетчика он оказывается в следующем состоянии: А (число единиц) = 0, В (число двоек) = 1. С (число четве­рок) = 1; это состояние соответствует десятичному числу 6 (0 + 2 + 4).

Двоичный счетчик на трех триггерах

Рис. 34.7. Двоичный счетчик на трех триггерах.

Таблица 34.2

Импульс

QА

единицы (20)

QB

двойки (21)

QC

четверки (22)

0

0

0

0

1

1

0

0

2

0

1

0

3

1

1

0

4

0

0

1

5

1

0

1

6

0

1

1

7

1

1

1

8

0

0

0

В двоичном исчислении это число записывается как 110 при порядке сле­дования двоичных разрядов СВА. Обратите внимание, что в счетчике дво­ичному разряду единиц соответствует выход первого триггера, начиная от входа счетчика, а в двоичном числе разряд единиц всегда является самым правым разрядом.

Когда приходит седьмой импульс, на всех выходах счетчика устана­вливается 1. Восьмой импульс сбрасывает все триггеры в 0. Еще раз отметим, что выходной сигнал каждого триггера представляет столбец в таблице двоичного кода. Сам двоичный код записывается в порядке СВА.

Обратная связь

Обратная связь вводится в двоичных счетчиках для изменения коэффи­циента деления частоты входного сигнала. Для примера рассмотрим дей­ствие обратной связи в счетчике на рис. 34.8(а), состоящем из трех триг­геров. Процесс счета происходит обычным образом до прихода третьего импульса, когда счетчик находится в состоянии 011 (см. табл. 34.3).

Счетчик-делитель на 6 с обратной связью

Рис. 34.8. (а) Счетчик-делитель на 6 с обратной связью, охватывающей триг­геры В и С.

(б) Замена петли обратной связи эквивалентным модулем деления на 3.

Таблица 34.3

Импульс

QА

QB

QC

0

0

0

0

1

1

0

0

2

0

1

0

3

1

1

0

Обратная связь

(0)

(0)

(1)

4

0

1

1

5

1

1

1

6

0

0

0

Четвертый импульс переключает сигнал на выходах А и В к 0 и на выходе С к 1. В отсутствие обратной связи счетчик переключился бы в состо­яние 100. Однако при включении обратной связи изменение сигнала на выходе С передается на вход триггера В, возвращая его выходной сигнал обратно к 1. Счетчик окажется в состоянии 110. Пятый импульс переключит все выходы к 1, и шестой импульс сбросит все триггеры в 0, т. е. получился счетчик-делитель на 6.

Вообще, можно показать, что петля обратной связи уменьшает коэф­фициент деления триггеров внутри петли на 1. В предыдущем примере внутри петли обратной связи находились триггеры В и С. Без обратной связи они осуществляли деление на 4. С обратной связью триггеры В и С образуют блок деления на 3 (= 4 – 1), как показано на рис. 34.8(б). С уче­том триггера А вне петли обратной связи полный коэффициент деления счетчика равен    6 (= 2 · 3).

 

Десятичный счетчик

На рис. 34.9(а) изображена схема десятичного счетчика с двумя петлями обратной связи. Обратной связью охвачены : 1) блок 1, включающий триггеры С и D и обеспечивающий деление на 3 (= 4 – 1), и 2) блок 2, включающий блок 1 и триггер В. Из рис. 34.9(б) видно, что без обратной связи блок 2 делил бы на 6 (= 2 · 3). С обратной связью его коэффициент деления равен 5 (= 6 – 1). С учетом триггера А, не охваченного обратной связью, полный коэффициент деления счетчика равен 10 (= 2 · 5).

 

Регистр сдвига

Для передачи данных из одной части системы, например компьютера, в другую можно использовать два метода. Первый, более быстрый, заклю­чается в одновременной передаче всех разрядов. При этом для передачи восьми разрядов требуется восемь отдельных линий. Для передачи ин­формации на расстояния в несколько метров этот метод вполне пригоден, но при передаче на большие расстояния, например между городами, он становится слишком дорогим. В этом случае применяется второй, более медленный метод: данные передаются последовательно разряд за раз­рядом по одному проводу. Для одновременного сдвига всех двоичных разрядов влево или вправо применяется регистр сдвига. Он состоит из нескольких триггеров, способных передвигать двоичные разряды в после­довательном порядке.

Десятичный счетчик (а) и его представление в виде эквивалентных модулей (б)

Рис. 34.9. Десятичный счетчик (а) и его представление в виде эквивалентных модулей (б).

Кольцевой счетчик

Кольцевой счетчик — это обычный счетчик, составленный из нескольких триггеров, в котором выходной сигнал подается обратно на вход, отсюда и происходит его название. Импульсы циркулируют по счетчику от вхо­да к выходу и обратно на вход. В конце каждого цикла выходной сигнал кольцевого счетчика можно снять для переключения другого счетчика. Например, выходной сигнал десятичного, или декадного, счетчика можно использовать для переключения еще одного декадного счетчика, обеспе­чивая тем самым коэффициент пересчета, равный 100.

Фиксатор (триггер-защелка)

В гл. 32 рассматривались бистабильные мультивибраторы, или триггеры, построенные на дискретных компонентах. Триггеры — очень важные и нужные базовые элементы логических устройств. Они применяются в качестве делителей на 2, фиксаторов (одноразрядные ячейки памяти) и для других целей.

Базовый триггер, называемый RS-триггером, или триггером-защелкой, показан на рис. 34.10. Два выходных сигнала, снимаемые с выходов Q и  (НЕ Q), находятся в противофазе друг к другу. Если Q = 1, то  = 0, и наоборот. Таблица истинности для RS-триггера приведена на рис. 34.10(в). При подаче логической 1 на вход R (Reset сброс) на вы­ходе Q устанавливается уровень логического 0 (и уровень логической 1 на выходе ), при подаче логической 1 на вход S (Set установка) на выходе Q устанавливается уровень логической 1 (и уровень логического 0 на выходе ).

r34.10

S

R

 

0

0

Без изменений

0

1

  1. 0     1     (Сброс)

1

0

  1. 1     0     (Установка)

1

1

Неопределенное состояние

(в)

 


Более сложным устройством по сравнению с простым RS-триггером является тактируемый JK-триггер, в котором имеется тактовый вход и отсутствует неопределенное состояние (рис. 34.11). Тактовый вход важен для синхронных систем, в которых переключение триггеров происходит лишь тогда, когда на тактовый вход подается логическая 1. При установ­ке логической 1 на обоих входах J и К триггера его выход переключается из уровня логического 0 в логическую 1 при поступлении каждого такто­вого импульса.

Тактовый вход

J 

 

К

 

  1. Q             

0

X

X

Без изменений

1

0

0

Без изменений

1

0

1

  1. 1

1

1

0

  1. 0

1

1

1

Переключение

                                         Условное обозначение (а) и таблица истинности (б) JK-триггера

 

 

                                                  (а)                                                           (б)

Рис. 34.11. Условное обозначение (а) и таблица истинности (б) JK-триггера.

Логические элементы в виде ИС

Логические элементы изготавливаются в виде интегральных схем и вы­пускаются в виде модулей, содержащих большое число идентичных эле­ментов на одном модуле (чипе). Известны два основных типа ИС: ИС ТТЛ и ИС КМОП. Примеры ИС ТТЛ приведены на рис. 34.12.

Логические элементы в виде ИС

Рис. 34.12.

В этом видео рассказывается о элементах транзисторно-транзисторной логики:

Добавить комментарий

JComments

Логическое или схема транзистор Логическое или схема транзистор Логическое или схема транзистор Логическое или схема транзистор Логическое или схема транзистор Логическое или схема транзистор Логическое или схема транзистор Логическое или схема транзистор Логическое или схема транзистор Логическое или схема транзистор Логическое или схема транзистор Логическое или схема транзистор

Статьи по теме:



Прическа где по бокам выбрито женская

Антивозрастная база для макияжа

Постройка гаража своими руками с фото

Выкройка майки для начинающих простые выкройки своими руками

Как сделать бильную машину